創立40年來，比利時微電子研究中心(imec)已經從一間由70人組成的大學實驗室，擴展為奈米電子研發與數位技術領域的國際領先研究中心。目前聘用了超過5500名員工。作為國際要角，全球各地皆有代表。透過其研發計畫，imec集結了逾600位業界夥伴，帶領橫跨世界各地的半導體價值鏈科技公司共同驅動微晶片與其應用的創新，例如健康、汽車、人工智慧(AI)和製造等。
半導體先進製程多點突破
2024年的亮點是多項新建的重大里程碑和關鍵研究計畫，這些計畫強化了imec在先進半導體技術領域作為領先研發中心的地位，並鞏固imec在驅動創新和經濟成長方面的影響力。2024年6月，imec攜手ASML宣布啟用在荷蘭費爾德霍溫的高數值孔徑極紫外光(high-NA EUV)微影實驗室，該實驗室由雙方共同營運。此實驗室提供第一台High-NA EUV曝光機原型TWINSCAN EXE:5000與周邊的製程和量測工具，開放給尖端邏輯與記憶體晶片製造商以及先進材料和設備供應商使用。High-NA EUV實驗室提供一套早期開發平台給頂尖的半導體生態系，為加速High-NA EUV微影技術導入量產的籌備立下一大里程碑。
整個半導體業正在經歷一次大型轉變。不僅是CMOS元件的關鍵尺寸微縮變得越來越艱鉅且昂貴，業界也在他們設計的複雜系統內部面臨功耗和速度方面的嚴重阻礙。為了應對這些新挑戰，imec運用架構層級(系統單晶片或小晶片)的研發來完善他們在新型元件架構和微縮加速器的技術研發工作—借助設計技術協同最佳化(DTCO)，這些架構研發包含複雜的記憶體階層、多核心與多緒執行，以及專用核心處理器(xPU)等。此外，為了把未來的晶片系統需求和發展障礙轉為技術開發條件，系統技術協同最佳化(STCO)在imec研發計畫的份量也逐漸加重。
imec利用一項系統技術協同最佳化(STCO)研究，於2024年IEEE國際電子研究會議(IEDM)推出了一套全新的標準單元架構—雙列互補式場效電晶體(CFET)。這種元件架構包含兩列CFET以及一條置於兩電晶體之間的共用訊號布線牆。雙列CFET的主要好處是簡化製程和大幅縮小邏輯單元和靜態隨機存取記憶體(SRAM)的面積。藉此，與傳統的單列CFET相比，標準單元高度可以從4軌降到3.5軌。這種元件架構預計會導入0.7奈米(A7)節點。
量子運算取得重大進展
imec的超導量子位元運用業界的製造方法在12吋矽晶圓上製造，量子位元良率高達98.25%。這些量子位元展現了超過100微秒的優異相干時間，而且約瑟夫森接面的穩定性和時效也極佳(只有百分之幾)，這些成果明顯勝過在實驗室取得的數值。
imec的矽量子位元在電荷雜訊方面創下新低，在12吋晶圓CMOS平台製出的金屬氧化物半導體(MOS)矽量子點在1Hz頻率下的電荷雜訊只有0.6µeV/√ Hz。考量到降低雜訊在維持量子相干性與高保真度控制方面的關鍵作用，實現這樣低的雜訊值能夠實現高保真度的量子位元控制。透過在12吋MOS矽量子點製程重複再現這些數值，這項研究讓基於矽量子點的大規模量子電腦有可能化為現實。
為後5G時代奠定基礎
後5G(Beyond 5G)技術是實現更多頻寬密集型行動服務的關鍵技術，這些服務像是雲端AI與延展實境(XR)應用等；超5G技術將採用更高的頻率(目前行動通訊商正在探索高達5GHz的頻段)，並部署更先進的基礎設施設備—包含大型天線陣列。這就需要通訊服務商的行動網路轉型，尤其是基地台與手持裝置兩者的收發器設計—還有基本的類比數位轉換器(ADC)。
2024年IEEE國際固態電路會議(ISSCC)上，imec推出了一套創新架構，為全新一代的類比數位轉換器(ADC)奠定基礎。imec開發的大規模時序交錯式斜率類比數位轉換器(ADC)設計提供高功率效率及超緊湊型元件尺寸，還有希望實現絕佳的轉換速度。2024年IEEE國際超大型積體電路技術研討會(VLSI)上，imec為基地台和手持裝置推出了兩款先進ADC。基地台ADC支援射頻(RF)取樣，具備多頻段運行能力(高達5GHz)，還把高解析度、高線性度與低功耗整合。與其互補的是一款單通道手機ADC，透過多位元管線式階段運作與背景校正來實現創下紀錄的功率效率。這兩款ADC皆已開放授權，對於推出可擴充的高性能超5G技術方案—例如雲端AI和延展實境(XR)應用來說象徵著關鍵的一步。
